Prüfung

  • Die Prüfung vom 9.3. ist zwar schon vorbei aber ich schreibs jetzt einfach trotzdem einmal hier rein, ich weis allerdings nicht mehr alle fragen, also wenn ich was vergessen hab ergänzt es!


    - es war ein VHDL-Code gegeben und man sollte die daraus synthetisierte schaltung aufzeichnen, einmal mit variablen einmal mit signalen und die unterschiede erklären
    - theoriefragen bezüglich welche arten von wait statements es gibt, und bezüglich verifikation
    - zuletzt war wieder VHDL-Code gegeben und man soll bestimmen welcher teil die input logic, die output logic und die FlipFlops darstellt, was die input signale sind, den reset und clock, und dann noch das timing für die einzelnen signale aufzeichnen

  • Doch, es gibt was im VoWi. Diese Vorlesung ist ja der VHDL-Teil der alten Digitales Design VO, welche in Digital Design und Hardware Modeling aufgeteilt wurde. Am besten siehst du dir die VHDL Theorie sowie Codebeispiele aus den alten Prüfungsangaben von Digitales Design an.mfg Tom