Results 1 to 30 of 30

Thread: UE4, Aufgabe 7

  1. #1
    Principal
    Join Date
    Nov 2010
    Location
    Vienna
    Posts
    68
    Thanks
    9
    Thanked 2 Times in 2 Posts

    UE4, Aufgabe 7

    Hi,

    b) ist ja nicht wirklich schwierig aber wo finde ich die Antwort zu a) ??
    Ich hab jetzt sämtliche Folien durchsucht die uns die TGI Leitung zur Verfügung stellt + alles mögliche gegooglet, gefunden habe ich rein gar nichts.
    Hat wer nen Tipp, einen Link oder die Lösung?

    Lg Zappa

  2. #2
    Master
    Join Date
    Oct 2011
    Posts
    158
    Thanks
    29
    Thanked 12 Times in 9 Posts
    Hab auch ewig gesucht. Weder im Internet, noch auf den Folien findet sich allerdings eine genaue Definition. Ich hab dann einfach mal selbst versucht die maximale Taktfrequenz zu definieren. Weiß aber wirklich nicht ob das so passt...
    "Als maximale Taktfrequenz einer Schaltung wird die höchstmögliche Frequenz bezeichnet, welche ein richtiges/stabiles Ergebnis an den Ausgängen/am Ausgang einer Schaltung liefert. Hält man diese nicht ein, kommt es durch die unterschiedlichen Durchlaufzeiten verschiedener Gatter, zu falschen Ergebnissen an den Ausgängen. (Glitch)"

  3. #3
    Elite
    Join Date
    Jan 2009
    Location
    Vienna
    Posts
    355
    Thanks
    105
    Thanked 83 Times in 44 Posts
    Ist b einfach alles addieren und alles was mit Latsches zu tun hat mal 2 zu rechnen? (XOR ist der längste Weg)

    Edit: habe 6 auch noch nicht kapiert.
    Last edited by Saeglopurnamix; 16-11-2011 at 12:42. Reason: Edit: es ist 4b
    Programming today is a race between programmers striving to build bigger and better idiot-proof programs, and the universe trying to produce bigger and better idiots. So far, the universe is winning. -Rich Cook

  4. #4
    Master
    Join Date
    Oct 2011
    Posts
    158
    Thanks
    29
    Thanked 12 Times in 9 Posts
    Quote Originally Posted by Saeglopurnamix View Post
    Ist a einfach alles addieren und alles was mit Latsches zu tun hat mal 2 zu rechnen?
    Du meinst Punkt b nehm ich an. Das hab ich mich auch schon gefragt. Ich denke der längste Weg müsste doch sein: 1. Latch (A) + 2. Latch (B) + XOR
    Aber da kommt irgendeine Mini-Frequenz raus, die eindeutig nicht stimmen kann... Hab aber auch noch nicht Beispiel 6 richtig kapiert.

  5. #5
    Principal
    Join Date
    Nov 2010
    Location
    Vienna
    Posts
    68
    Thanks
    9
    Thanked 2 Times in 2 Posts
    das stimmt schon croneberg...(1/136)*1000! muss das ganze ja in MHZ umrechnen.

  6. #6
    Master
    Join Date
    Oct 2011
    Posts
    158
    Thanks
    29
    Thanked 12 Times in 9 Posts
    Quote Originally Posted by Zappa View Post
    das stimmt schon croneberg...(1/136)*1000! muss das ganze ja in MHZ umrechnen.
    Achja komplett vergessen! Danke für den Hinweis!!! Aber ist das NOT-Gatter nicht eigentlich zu vernachlässigen? Weil das führt doch zu keinem Ausgang? Es invertiert nur den Ausgang des zweiten Latches und gibt ihn dann wieder an das erste weiter. Das passiert aber schneller als das Durchlaufen des XOR-Gatters und muss daher nicht berücksichtigt werden, oder?

    Demnach müsste es dann (1/131)*1000 sein.

  7. #7
    Master
    Join Date
    Oct 2009
    Posts
    145
    Thanks
    6
    Thanked 17 Times in 14 Posts
    Ich hätte (1/70)*1000 mhz...bin mir zwar auch noch nicht ganz sicher aber ich denke auf jeden fall, dass nur ein Latch (also nicht hintereinander) bei einem Takt durchlaufen wird. Der längste Weg ist für mich ein Latch + XOR Gatter (Latch Haltezeit kann vernachlässigt werden da XOR länger braucht).

  8. #8
    Principal
    Join Date
    Dec 2010
    Posts
    57
    Thanks
    2
    Thanked 2 Times in 2 Posts
    Quote Originally Posted by Manuel89 View Post
    Ich hätte (1/70)*1000 mhz...bin mir zwar auch noch nicht ganz sicher aber ich denke auf jeden fall, dass nur ein Latch (also nicht hintereinander) bei einem Takt durchlaufen wird. Der längste Weg ist für mich ein Latch + XOR Gatter (Latch Haltezeit kann vernachlässigt werden da XOR länger braucht).
    Hab das gleiche wie du, bin auch total unsicher...

  9. #9
    Baccalaureus
    Join Date
    Apr 2008
    Location
    Wien
    Posts
    838
    Thanks
    73
    Thanked 139 Times in 93 Posts
    Quote Originally Posted by [HK] View Post
    Hab das gleiche wie du, bin auch total unsicher...
    Also ich hab 1/125 ns = 8 MHz

    2 * Latch (100ns) + Vorbereitungszeit + XOR

  10. #10
    Elite
    Join Date
    Jan 2011
    Location
    Wien
    Posts
    321
    Thanks
    0
    Thanked 35 Times in 32 Posts
    Warum brauchst du beide Latches? Die arbeiten doch gleichzeitig?

  11. The Following User Says Thank You to elfi_l For This Useful Post:


  12. #11
    Baccalaureus
    Join Date
    Apr 2008
    Location
    Wien
    Posts
    838
    Thanks
    73
    Thanked 139 Times in 93 Posts
    Quote Originally Posted by elfi_l View Post
    Warum brauchst du beide Latches? Die arbeiten doch gleichzeitig?
    Wow, danke für die Info.

    Du hast verdammt recht ;-) Hab ich wohl übersehen.

    Dann komm ich auch auf 1/70.

    Lg

  13. #12
    Hero
    Join Date
    Sep 2006
    Posts
    231
    Thanks
    5
    Thanked 22 Times in 15 Posts
    Quote Originally Posted by Stampi View Post
    Wow, danke für die Info.

    Du hast verdammt recht ;-) Hab ich wohl übersehen.

    Dann komm ich auch auf 1/70.

    Lg
    Meiner Meinung ist das 1/60, denn t(Gate) ist nur 5, nicht 15.
    Grund: Die Verzögerungen der Ausgangsfunktion hat keinen Einfluss auf die max. Taktfrequenz (siehe Buch PDF, Kapitel 4.3.4). Und das NOT ist das einzige Gate, das einen Einfluss auf die Zustandsfunktion hat. Somit t(Gate) = 5.

  14. #13
    Master auron676's Avatar
    Join Date
    Jun 2011
    Posts
    174
    Thanks
    53
    Thanked 50 Times in 22 Posts
    Meiner Meinung nach hat Stampi recht, bis auf die Tatsache, dass er sich verrechnet hat.

    2*Durchlaufzeit(100ns) + Vorbereitungszeit(5ns) + XOR(15ns) = 120ns

    Und zum Thema parallel: Wenn ihr euch die Dauer des längsten Pfades sucht, können die Latches nicht parallel arbeiten.

    [Edit: Stimmt nicht, hab falsch gedacht. ]
    Last edited by auron676; 17-11-2011 at 16:07.

  15. #14
    Veteran
    Join Date
    Oct 2011
    Posts
    16
    Thanks
    4
    Thanked 3 Times in 3 Posts
    ich bin auch der Meinung, dass das Latch NICHT doppelt gezählt werden muss, sonst könnte man ja auch einen weg finden bei dem man das Latch 3x oder öfter zählt.
    also:
    damit gültige Ausgänge anliegen müssen
    Vorbereitungzeit D-Latch: 5 ns + Durchlaufzeit D-Latch: 50 ns + Durchlaufzeit XOR-Gatter: 15 ns vergehen
    = 1 / 70ns ~ 14 MHz

  16. #15
    Master
    Join Date
    Oct 2011
    Posts
    158
    Thanks
    29
    Thanked 12 Times in 9 Posts
    Wenn man sich die Funktion des Schaltwerks überlegt, dann werden da ja eigentlich auch nicht beide Latches innerhalb eines Takts durchlaufen, oder? (Bin gerade erst draufgekommen was das Schaltwerks überhaupt machen soll! )

  17. #16
    Elite
    Join Date
    Jan 2011
    Location
    Wien
    Posts
    321
    Thanks
    0
    Thanked 35 Times in 32 Posts
    Die Latches arbeiten zeitgleich, werden ja auch mit dem gleichen Takt gesteuert - positive Taktflanke.

  18. #17
    Baccalaureus
    Join Date
    Apr 2008
    Location
    Wien
    Posts
    838
    Thanks
    73
    Thanked 139 Times in 93 Posts
    Bei a) hab ich folgendes:

    Bis zur maximalen Taktfrequenz ist garantiert, dass an den Ausgängen immer die korrekten Signale anliegen.
    Wird eine Schaltung jedoch übertaktet, so treten vermehrt Hazards auf.

    Passt das so?

  19. #18
    Elite Stonefred's Avatar
    Join Date
    Sep 2005
    Location
    Wien
    Posts
    260
    Thanks
    56
    Thanked 29 Times in 26 Posts
    ad a: steht doch alles in den Folien 09 auf den Seiten 25ff.

  20. #19
    Hero
    Join Date
    Sep 2006
    Posts
    231
    Thanks
    5
    Thanked 22 Times in 15 Posts
    Quote Originally Posted by T42 View Post
    Vorbereitungzeit D-Latch: 5 ns + Durchlaufzeit D-Latch: 50 ns + Durchlaufzeit XOR-Gatter: 15 ns vergehen
    = 1 / 70ns ~ 14 MHz
    Kann mir jemand erklären, wieso ihr das XOR und das AND Gatter miteinbezieht?
    Keines der beiden hat Einfluss auf die Durchlaufzeit der Übergangsfunktion. Nur vom NOT Gatter geht der Ausgang zurück zu einem Latch!
    XOR und AND sind die Ausgangsfunktion(en)!!

    Bis auf weiteres bin ich mir damit zu 99% sicher, dass es 1/60 ist, und nicht 1/70!

    Nochmal: Schaut mal im PDF (Auszug aus dem Buch), Kapitel 4.3.4!

  21. The Following 4 Users Say Thank You to exkalation For This Useful Post:


  22. #20
    Elite Stonefred's Avatar
    Join Date
    Sep 2005
    Location
    Wien
    Posts
    260
    Thanks
    56
    Thanked 29 Times in 26 Posts
    Quote Originally Posted by exkalation View Post
    Kann mir jemand erklären, wieso ihr das XOR und das AND Gatter miteinbezieht?
    Keines der beiden hat Einfluss auf die Durchlaufzeit der Übergangsfunktion. Nur vom NOT Gatter geht der Ausgang zurück zu einem Latch!
    XOR und AND sind die Ausgangsfunktion(en)!!

    Bis auf weiteres bin ich mir damit zu 99% sicher, dass es 1/60 ist, und nicht 1/70!

    Nochmal: Schaut mal im PDF (Auszug aus dem Buch), Kapitel 4.3.4!
    meine Meinung

  23. #21
    Hero
    Join Date
    Oct 2011
    Location
    Guntramsdorf
    Posts
    218
    Thanks
    14
    Thanked 52 Times in 35 Posts
    Quote Originally Posted by exkalation View Post
    Kann mir jemand erklären, wieso ihr das XOR und das AND Gatter miteinbezieht?
    Keines der beiden hat Einfluss auf die Durchlaufzeit der Übergangsfunktion. Nur vom NOT Gatter geht der Ausgang zurück zu einem Latch!
    XOR und AND sind die Ausgangsfunktion(en)!!

    Bis auf weiteres bin ich mir damit zu 99% sicher, dass es 1/60 ist, und nicht 1/70!

    Nochmal: Schaut mal im PDF (Auszug aus dem Buch), Kapitel 4.3.4!
    Gerade gelesen... Es wirkt wirklich nur das NOT Gatter auf die Übergangsfunktion zurück... Danke für den Hinweis!

  24. #22
    Principal
    Join Date
    Nov 2010
    Location
    Vienna
    Posts
    68
    Thanks
    9
    Thanked 2 Times in 2 Posts
    Wieso wird die Haltezeit des D-Latches nicht mit eingerechnet? Wären ja nochmal 3ns.

  25. #23
    Elite
    Join Date
    Jun 2009
    Location
    Wien
    Posts
    441
    Thanks
    60
    Thanked 44 Times in 38 Posts
    ich würd sagen einfach die formel ausm buch:
    summe durchlaufzeiten latch (nur 1mal, weil beide ja gleichzeitig den takt bekommen) + durchlaufzeit übergangsfunktionen (das not --> einziges was einfluss auf latch hat) + vorbereitungszeit latch
    --> 50+5+5 --> kehrwert --> taktfrequenz
    das ganze noch *1000 weil ns TADAAAA --> 16,7MHz
    der unterfeind

  26. The Following 2 Users Say Thank You to untertassenfeind For This Useful Post:


  27. #24
    Elite
    Join Date
    Jan 2011
    Location
    Wien
    Posts
    321
    Thanks
    0
    Thanked 35 Times in 32 Posts
    Wenn man mal kurz das Skriptum dazu durchlest steht sogar ganz genau beschrieben!
    Und auf den Folien steht auch nichts anderes nur nicht so ausführlich.

  28. #25
    Hero
    Join Date
    Sep 2006
    Posts
    231
    Thanks
    5
    Thanked 22 Times in 15 Posts
    Quote Originally Posted by Zappa View Post
    Wieso wird die Haltezeit des D-Latches nicht mit eingerechnet? Wären ja nochmal 3ns.
    Haltezeit heißt nur, dass am Eingang das Signal für mind. 3ns anliegen muss, sonst ist nicht sichergestellt, dass es das Latch auch wirklich "erkennt".
    Und das hat keinen Einfluss auf die Durchlaufzeit... naja, irgendwie schon, die Frage ist ab wann man "zu zählen" beginnt. Erst wenn es 3ns angelegen ist, oder schon vorher.
    Aber es wird auf jeden Fall weder im Buch noch auf den Folien miteinbezogen.

  29. The Following User Says Thank You to exkalation For This Useful Post:


  30. #26
    Principal
    Join Date
    Sep 2011
    Posts
    84
    Thanks
    14
    Thanked 3 Times in 2 Posts
    Quote Originally Posted by untertassenfeind View Post
    ich würd sagen einfach die formel ausm buch:
    summe durchlaufzeiten latch (nur 1mal, weil beide ja gleichzeitig den takt bekommen) + durchlaufzeit übergangsfunktionen (das not --> einziges was einfluss auf latch hat) + vorbereitungszeit latch
    --> 50+5+5 --> kehrwert --> taktfrequenz
    das ganze noch *1000 weil ns TADAAAA --> 16,7MHz
    ist tFF:Verzögerungszeit der Flip-Flops (in den Folien) das gleiche wie Durchlaufzeit D-Latch?

  31. #27
    Master
    Join Date
    Oct 2007
    Location
    Wien, Österreich
    Posts
    117
    Thanks
    77
    Thanked 3 Times in 3 Posts
    ja tFF ist die durchlaufzeit.
    da ein D-Latch auch umgangssprachlich als flipflop bezeichnet wird...

  32. #28
    Master
    Join Date
    Oct 2007
    Location
    Wien, Österreich
    Posts
    117
    Thanks
    77
    Thanked 3 Times in 3 Posts

  33. #29
    Master
    Join Date
    Sep 2009
    Posts
    128
    Thanks
    55
    Thanked 5 Times in 4 Posts
    Was ist jetzt die genaue Antwort auf 7a?

  34. #30
    Master auron676's Avatar
    Join Date
    Jun 2011
    Posts
    174
    Thanks
    53
    Thanked 50 Times in 22 Posts
    So in Anbetracht des nächsten Testes nochmal das Fazit:
    Gemäß Buch Abschnitt 4.3.4 (habs auch übersehen) und dem Übungsleiter:

    Bei der Berechnung der maximalen Taktfrequenz interessiert (uns zumindest) ausschließlich der längste Weg durch die Übergangsfunktion. Die Ausgabefunktion ist hierbei komplett irrelevant und zu ignorieren.

    Längster Weg = Durchlaufzeit-Latch + längster Weg durch die Übergansfunktion + Setup-Time für das Latch

    => in unserem Beispiel erhalten wir 60ns für den minimalen Taktabstand.

    lg

Bookmarks

Posting Permissions

  • You may not post new threads
  • You may not post replies
  • You may not post attachments
  • You may not edit your posts
  •